中泰证券2025年2月AI系列存储报告指出，混合键合（Hybrid Bonding）是近存计算DRAM向更高带宽演进的核心工艺。对比传统Microbump（焊球连接，键合间距>10μm），混合键合去除焊料、直接铜连接，键合间距可<2μm，IO密度大幅提升。紫光国芯WOW 3D DRAM采用3μm混合键合，IO数达131072个（HBM 1024个的128倍），带宽8656GB/s（HBM3 896GB/s的9.7倍），功耗较HBM降低40%以上。混合键合分W2W（晶圆对晶圆）和D2W（芯片对晶圆）两类，HBM4 16层方案是否采用混合键合仍是产业焦点。

传统Microbump基于焊料（如锡焊球）实现芯片间电气连接，键合间距很难缩小到10μm以下，层间厚度约30μm。混合键合不再使用焊料，不同芯片/晶圆互连直接通过铜通孔连接，键合间距可微缩到2μm以下，层间厚度大幅减小。铜直接连接降低电阻（功耗降低）、IO密度提升、走线距离缩短（改善性能/功率/成本），且无需底部填充材料。混合键合是Bump技术从微凸块向无凸块演进的关键跃迁，也是近存计算DRAM实现带宽数量级提升的技术基础。

混合键合分W2W（晶圆对晶圆）和D2W（芯片对晶圆）两类。W2W将两片完整晶圆直接键合后切割，效率更高、颗粒污染少，但无法筛选已知良好芯片键合，良率约为两片晶圆良率相乘（对尺寸较小、高良率芯片更适用），已在CIS/3D NAND领域广泛应用。D2W将晶圆切割后进行键合，可筛选良好芯片键合、良率更高，但受清洁度与产能限制，技术难度更大、发展较慢，目前处于研发量产爬坡阶段。紫光国芯SeDRAM采用W2W混合键合（3μm间距），武汉新芯提供混合键合代工。

HBM4 16层方案是否采用混合键合是产业关注焦点——HBM3E及之前使用Microbump（键合间距>10μm），12层HBM3E已明确不使用混合键合，16层方案仍在探索。WOW 3D堆叠DRAM全部采用混合键合，紫光国芯SeDRAM、爱普存储VHM、芯盟科技HITOC均基于混合键合技术，实现带宽远超HBM。晶圆级3D DRAM（三星VS-CAT、海力士垂直Bitline）均规划采用W2W混合键合连接存储阵列和外围电路。混合键合是近存计算和晶圆级3D DRAM实现更高带宽、更低功耗的核心工艺，关注混合键合设备（拓荆科技、芯源微）、材料（华海诚科）和封测（长电科技、通富微电、甬矽电子、晶方科技）产业链标的。

混合键合 vs Microbump对比

参数	Microbump	混合键合	提升幅度
键合间距	>10μm	<2μm	缩小>80%
层间厚度	约30μm	大幅减小	更薄封装
连接方式	锡焊球	直接铜连接	电阻更低
底部填充	需要	不需要	省材料成本
IO密度	基准1x	10x+	数量级提升
功耗	基准1x	0.6x	降低40%+