当前位置:首页 > 报告详情

DCON26_PAPER_Track01_SuperchargingSoCPowerIntegritywithSiliconCapacitors_47_8.pdf

上传人: 明**** 编号:1195409 2026-04-16 16页 1.50MB

word格式文档无特别注明外均可编辑修改,预览文件经过压缩,下载原文更清晰!
三个皮匠报告文库所有资源均是客户上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作商用。
1. **背景与挑战**:AI/HPC推动SoC功率密度提升,传统MLCC因高ESL(约200pH)导致PDN中频阻抗峰值,影响性能。 2. **硅电容解决方案**:硅电容(如EC1004)ESL低至20pH,体积密度达30μF/mm³(MLCC仅2.2μF/mm³),可嵌入封装(如substrate core或landside),显著抑制中频噪声(阻抗降低2倍以上)。 3. **性能优势**: - 稳定性:高低温/电压下电容稳定(图2); - 功耗降低:50mV电压纹波减少可节省13%功耗(如750mV供电); - 设计灵活性:支持多终端、定制厚度(50-750μm)及封装形式(图4、9)。 4. **应用效果**:嵌入硅电容后,PDN阻抗在100MHz以上频段降低3-8倍(图7、8),支持更高TDC或更低工作电压,提升能效。
**硅电容优势?** **PDN如何优化?** **高频噪声如何抑制?**
客服
商务合作
小程序
服务号
折叠