【公司研究】韦尔股份-深度报告：引领科技感知无限-210425（62页）.pdf

《【公司研究】韦尔股份-深度报告：引领科技感知无限-210425（62页）.pdf》由会员分享，可在线阅读，更多相关《【公司研究】韦尔股份-深度报告：引领科技感知无限-210425（62页）.pdf（59页珍藏版）》请在三个皮匠报告上搜索。

1、除光学尺寸外，CIS 芯片还有诸多参数对产品最终成像效果有重要影响。高像素方面，当前市场上主流智能手机的像素约为 200 万-6400 万，某些厂商则已推出1 亿像素智能手机;安防及汽车电子的像素约为200 万及以下。高帧率方面，目前市场上主流CMOS 图像传感器的帧率约为 30fbs。除此之外，还有多家厂商在全局快门、低照度、高动态范围等方面实现了技术突破，在安防、汽车电子、医疗影像等领域有广泛应用。对上述发展趋势的追求，同时也对 CMOS 图像传感技术的研发设计带来了挑战。一方面，随着像素数量的提升，所涉及的数据规模大幅增加，CMOS 图像传感器对于数据读取和处理速度的要求也相应提高，高帧

2、率的实现难度增加，同时大规模数据会带来更多 CMOS 图像传感器的串扰问题，在整体上提升了产品的设计难度。另一方面，由于消费者普遍追求能够媲美单反相机的拍照效果和“轻”、“薄”的手机外观，终端厂商在不断追求以上技术指标的同时，对于摄像头的小型化存在严苛的要求，也对芯片设计厂商提出了挑战。为应对上述挑战，各大厂商主要从电路及芯片结构设计优化、算法优化、工艺改良等方面进行突破。2.2 背照式+3D 堆叠，芯片结构设计持续优化为了加强整体成像效果，采用 BSI 技术的高阶 CMOS 图像传感器从 2009 年开始逐渐在市场上普及，该技术改变了光线的入射方位(从FSI 的前照式入射到 BSI 的背照式

3、入射)，将电气组件与光线分离，有效减少了光子的损耗，大幅提升了CMOS 图像传感器的量子效率，提升了暗光和室外场景下的拍照品质。此外，为了满足更高像素及日益增长的拍摄性能需求，头部厂商开始在背照式 CIS 的基础上推出堆栈式方案的产品，将感光元件、图像信号处理芯片、存储芯片等进行3D 堆叠，以减少传感器封装尺寸和外围电路对感光单元的干扰，并实现高像素拍摄下的大规模数据快速读取与处理。与传统 CMOS 传感器相比，堆叠式的传感器具有更小的芯片结构和更快的处理速度，并应用了 TSV(硅通孔)技术，实现芯片与芯片之间、晶圆和晶圆之间的垂直导通与互连，使其在三维方向堆叠密度更大。从 2015 年起，全球主要CIS 厂商在背照式产品上的投入比重开始逐年下滑，相应的产量也不断减少。2016 年，越来越多堆栈式方案的涌现，推动了混合堆栈式及背照TSV(硅通孔)堆栈CIS 产量大幅增长。未来，混合-TSV 堆栈的方案可能成为新的趋势之一。