华为：华为鲲鹏920处理器技术白皮书（38页）.pdf

1、华为鲲鹏华为鲲鹏 920 处理器处理器技术白皮书技术白皮书文档版本文档版本01发布日期发布日期2020-02-10华为技术有限公司华为技术有限公司 版权所有版权所有 华为技术有限公司华为技术有限公司 2020。保留一切权利。保留一切权利。非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。商标声明商标声明和其他华为商标均为华为技术有限公司的商标。本文档提及的其他所有商标或注册商标，由各自的所有人拥有。注意注意您购买的产品、服务或特性等应受华为公司商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另

2、有约定，华为公司对本文档内容不做任何明示或默示的声明或保证。由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。华为技术有限公司华为技术有限公司地址：深圳市龙岗区坂田华为总部办公楼 邮编：518129网址：https:/文档版本 01(2020-02-10)版权所有 华为技术有限公司i前言前言概述概述华为鲲鹏920处理器为面向ICT领域的ARM v8指令集64bit多核处理器芯片。本文档简单介绍华为鲲鹏920处理器系列芯片的架构和功能特性，以及芯片的各个子系统和组件之间的交互关系。读者对象读者对象

3、本文档主要适用于以下工程师：产品架构师产品系统方案设计人员符号约定符号约定在本文中可能出现下列标志，它们所代表的含义如下。符号符号说明说明表示如不避免则将会导致死亡或严重伤害的具有高等级风险的危害。表示如不避免则可能导致死亡或严重伤害的具有中等级风险的危害。表示如不避免则可能导致轻微或中度伤害的具有低等级风险的危害。用于传递设备或环境安全警示信息。如不避免则可能会导致设备损坏、数据丢失、设备性能降低或其它不可预知的结果。“须知”不涉及人身伤害。对正文中重点信息的补充说明。“说明”不是安全警示信息，不涉及人身、设备及环境伤害信息。华为鲲鹏 920 处理器技术白皮书前言文档版本 01(2020-0

4、2-10)版权所有 华为技术有限公司ii修改记录修改记录文档版本文档版本发布日期发布日期修改说明修改说明012020-02-10第一次正式发布。华为鲲鹏 920 处理器技术白皮书前言文档版本 01(2020-02-10)版权所有 华为技术有限公司iii目目 录录前言前言.ii1 概述概述.12 芯片架构芯片架构.42.1 重要概念.42.2 芯片组件.92.3 组件单元.112.3.1 片上总线.112.3.2 CCL.122.3.3 ICL.122.3.4 SCCL.132.3.5 SICL.143 CPU 核核.164 内存子系统内存子系统.175 设备及设备拓扑设备及设备拓扑.195.1

5、 设备分类.195.2 叠加设备拓扑.205.3 平台设备拓扑.215.4 固件设备.225.5 StreamID 与 DeviceID 对应关系.225.6 设备内存序.236 PCIe 子系统子系统.246.1 PCIe 软件视图.246.2 华为鲲鹏 920 PCIe 硬件视图介绍.266.3 PCIe 系统特点.267 网络子系统网络子系统.298 管理子系统管理子系统.32华为鲲鹏 920 处理器技术白皮书目 录文档版本 01(2020-02-10)版权所有 华为技术有限公司iv1 概述概述本文档中，华为鲲鹏920系列涵盖表表1-1列出的所有芯片型号，相关的重要概念如表表1-2所示。

6、表表 1-1 华为鲲鹏 920 系列芯片概览芯片型号芯片型号计算能力计算能力内内存存支支持持网络能网络能力力存储能存储能力力PCIe接口接口平台平台特性特性加速加速华为鲲鹏9207265/7260/5255/525048核/64核Armv8.2架构；单核支持512KB L2Cache；单核支持1MB L3Cache。8个DDR控制器2*100G；4*25GE；2*50G；支持RoCEv2和SR-IOV。2-portAHCI接口SATA控制器；x8 SAS3.0控制器，支持STP协议。40个PCIe4.0通道；多达20个根端口；支持x16接口；支持Peer2Peer和ATS；支持CCIX。最高支