1、请务必阅读正文之后的免责声明及其项下所有内容20262026年年0606月月0808日日半导体先进封装与光互联技术专题半导体先进封装与光互联技术专题：COUPECOUPE引领光电共封装新纪元引领光电共封装新纪元行业研究行业研究 行业专题行业专题 通信通信投资评级：优于大市（维持）投资评级：优于大市（维持）证券分析师：熊莉021-S0980519030002证券研究报告证券研究报告|请务必阅读正文之后的免责声明及其项下所有内容投资摘要紧凑型通用光子引擎紧凑型通用光子引擎 COUPE COUPE（Compact Universal Photonic EngineCompact Universal

2、Photonic Engine）是台积电提出的针对硅光子集成与光电共封装（）是台积电提出的针对硅光子集成与光电共封装（CPOCPO）的通用解决）的通用解决方案。方案。该技术跳过传统的微凸块封装，直接采用 3D SoIC-X 混合键合工艺，实现光子集成电路（PIC）与电子集成电路（EIC）的原子级高密度互连。COUPE从底层打破了传统可插拔光模块在400G+速率下的电信号衰减与功耗瓶颈行业实践数据表明，在同等速率下，COUPE 较传统微凸块方案可降低40%的功耗；而在交换机系统级应用中，其可助力光互连功耗大幅降低70%。传统网络架构正加速从前面板可插拔（传统网络架构正加速从前面板可插拔（FPPF

3、PP）向共封装光学（）向共封装光学（CPOCPO）演进。）演进。在 COUPE问世前，CPO光子引擎结构高度碎片化，面临良率、热管理与耦合损耗等多重挑战。台积电 COUPE 凭借其独家的底层制造工艺与全链路闭环的EDA生态，一举确立了其在超大算力集群高频光互连领域的底层物理标准地位。随着SerDes速率向200G/224G不断升级，极致算力需求推动COUPE技术步入快速商业化放量期。英伟达新一代800G/1.6T纯血CPO交换机（如 Quantum-X800）已率先采用该技术架构，实现网络能效 5 倍提升。此外，博通推出的 102.4 Tbps级TH6-Davisson交换机同样基于TSMC

4、COUPE技术打造，标志着该方案已成为满足大规模AI集群横向扩展的核心标配。投资建议：目前以投资建议：目前以COUPECOUPE为代表的为代表的3D3D光电共封装技术正处于产业化加速落地的关键拐点。随着头部算力客户订单的持续导入，掌握极微光电共封装技术正处于产业化加速落地的关键拐点。随着头部算力客户订单的持续导入，掌握极微间距三维键合设备、亚微米级主动对准设备以及具备间距三维键合设备、亚微米级主动对准设备以及具备CPOCPO先进封装与精密无源器件制造能力的厂商将率先迎来业绩爆发。先进封装与精密无源器件制造能力的厂商将率先迎来业绩爆发。风险提示：风险提示：AI发展及投资不及预期；行业竞争加剧；全

5、球地缘政治风险；新技术发展引起产业链变迁。YWRVrQsRmRuNtOqMtPnOoQ7N9RbRmOnNtRqOkPoOqOkPoOxO7NoOzQuOmRsONZmRnM请务必阅读正文之后的免责声明及其项下所有内容COUPE技术的架构演进与底层工艺0101CPO封测的制造流程与核心设备0202产业链各环节公司布局分析0303投资建议0404目录请务必阅读正文之后的免责声明及其项下所有内容一、COUPE技术的架构演进与底层工艺请务必阅读正文之后的免责声明及其项下所有内容光互连的演进：从分立走向共封装传统前面板架构（FPP）存在功耗瓶颈：依赖长距离铜线传输电信号，高频信号衰减导致能耗攀升。AS

6、E 数据表明，其光电互连功耗介于 20-30 pJ/bit 之间。平面缩距方案（OBO/NPO）降低功耗的能力有限：缩短物理互连距离可降低功耗。将光学器件移至主板的 OBO/NPO 将功耗降至约 20 pJ/bit；平面封装方案面临工程局限：OBO/NPO 仍受限于 PCB 材质的寄生效应；早期的 2.5D 平铺式 CPO 存在封装占用面积大、光纤耦合方案各异导致良率受限等工程挑战。3D 异构集成平台重构底层架构：台积电 COUPE 平台采用垂直堆叠技术，将电子芯片（EIC）直接置于光子芯片（PIC）上方。此架构将光电互连距离缩至微米级，在物理形态上契合算力集群对低功耗、高密度布线与标准化的技