1、优于大势制程逼近物理边界，封装开启价值重估：CoWoS估值比肩7mathbfnm先进制程报告摘要：摩尔定律趋缓，先进封装助力算力芯片瓶颈突破。过去封装仅起到保护芯片和信号输出的作用，现在则是兼顾异构集成、存算一体等诸多AI时代特有的功能需求。随着算力需求持续攀升，单芯片面积不断逼近光罩尺寸极限，单芯片性能提升路径逐渐受限，产业开始转向多芯片架构（Chiplet）实现横向扩展。而芯片的横向拼接同样有尺寸极限，此时纵向堆叠的方案成为打破面积限制的有效途径。由此，以2.5D/3D先进封装为代表的新一代封装技术成为延续“后摩尔时代”算力提升的重要技术路径，并带动TSV、混合键合、Bumping、RDL

2、等核心工艺快速迭代升级，先进封装在半导体价值链中的战略地位显著提升。先进封装具备产地协同特征，国产先进制程扩张加速先进封装本土化。在高端算力芯片制造体系中，封装环节普遍遵循“就近封装”原则，以缩短晶圆代工与封装之间的物流周期，进而提高周转效率、降低损伤风险。以台积电为例，其凭借在先进制程的领先地位，掌握了先进封装技术路线定义权与订单分配权，而大陆封装企业尽管具备类似技术储备，但始终无缘顶级AI芯片订单。过去几年，中国大陆持续加码高端晶圆制造能力建设，从设备零部件、材料、IC设计、晶圆代工到封测环节均取得显著进展，伴随国产算力需求快速释放及先进制程产能逐步扩张，先进封装作为关键衔接环节将显著受益

3、。CoWoS重塑先进封装估值,单位产能市值可比7mathbfnm先进制程。以CoWoS为代表的先进封装平台，产品单价与盈利能力与7mathrmnm先进制程趋近，因此单位产能市值可对标7nm先进制程。产品单价方面，通过对英伟达B200等主流AI芯片成本结构拆分可以发现，CoWoS封装及测试价值量已接近先进制程芯片制造成本，进一步通过芯片面积、晶圆切割数与良率测算得到单片CoWoS晶圆ASP约1.05万美元/片；以台积电先进封装营收拆分反算得到CoWoSASP也约为1万美元/片，两种测算方式结果高度一致。盈利能力方面，在AI算力需求驱动下CoWoS长期供不应求，叠加“高ASP+低CAPEX”结构，

4、其毛利率有望比肩7mathrmnm先进制程。此前报告全球晶圆厂估值新法：单位产能市值的分部展开-给不同制程估值定价测算得到7mathrmnm制程每万片/月产能对应140亿美元市值，基于单位产能毛利润换算，CoWoS每万片/月产能应对应市值128亿美元。以此为估值锚测算国内，以盛合晶微为例，目前其单位产能毛利约为台积电CoWoS的27%，对应单位产能市值约35亿美元/万片/月，远低于台积电；但若其产能利用率提升至满产，单位产能毛利有望提升至台积电约56%水平，对应单位产能市值约72亿美元/万片/月，进一步考虑未来CoWoS-L占比提升，国内封装单位产能市值有望接近台积电水准。相关标的（未覆盖标的

5、不作为投资推荐)：1）具备完整CoWoS等先进封装工艺能力的封测厂：台积电、日月光、安靠科技、长电科技、通富微电、盛合晶微、华天科技等。2）上游设备、零部件及材料环节。相关报告1.摩尔定律趋缓，先进封装延续单芯片的“摩尔定律”1摩尔定律趋缓，先进封装延续单芯片的“摩尔定律”1.1封装技术四代跃迁，从边缘配角走向价值中心半导体行业可大致分为芯片设计、晶圆制造、封装测试三大环节。20世纪80年代至今,半导体产业分工模式经历了从IDM(垂直整合制造)到Fabless+Foundry+OSAT（专业化分工）的演进，产业链上游的芯片设计绘制产品功能与性能蓝图，中游的晶圆制造将设计转化为物理芯片，下游的封

6、装测试则完成芯片的保护、连接与筛选。芯片设计定义产品功能与性能目标，但其实现程度取决于制造与封装能力。芯片设计环节按照预期的产品功能、性能指标形成电路设计版图，是后续晶圆制造和封装测试环节的基础。设计环节直接面向终端应用需求，将市场需求转化为可实现的电路方案，决定了芯片的核心功能和性能上限。晶圆制造技术门槛高，物理极限正在逼近。根据电路设计版图，晶圆制造通过光刻、刻蚀、离子注入、退火、扩散、化学气相沉积、物理气相沉积、化学机械抛光、晶圆检测等一系列工艺流程，在半导体硅片上生成电路图形，产出符合设计规格的晶圆。封装测试正从低成本附属工艺跃升为高价值核心环节。封装环节通过引脚实现集成电路与外部的电