1、先进封装行业深度：发展趋势、竞争格局、市场空间、产业链及相关公司深度梳理2026年1月15日，台积电召开2025Q4交流会，对2026年的资本开支指引为520-560亿美元（2025年409亿，显著上修至多36.9%），其中先进封装、测试及掩膜版制造等的投入比例占10-20%。随台积电进一步上调资本开支，有望提振先进制程扩产预期；高端先进封装作为AI芯片必选项，有望随制造端产能释放同步爬坡放量，相关需求或将显著提振。随着AI建设的持续，先进封装相关的产能逐步满产，有望迎来涨价，国内相关公司将受益于这波AI投资带来的景气周期。围绕先进封装行业，下面我们从其与传统封装差异、发展思路及趋势、当前竞争

2、格局、市场规模进行分析，并对其产业链及相关公司进行梳理，希望帮助大家更多了解先进封装行业发展情况。一、先进封装概述1.先进封装半导体封装，是一种用于容纳、包覆一个或多个半导体器件或集成电路的载体/外壳，外壳的材料可以是金属、塑料、玻璃、或者是陶瓷。封装的的功能可以拆解为机械保护、电气连接、散热、机械连接四大维度。封装的工艺步骤包含了背面研磨、切割、单芯片键合、引线连接、成型等。(divcenter)图：封装要解决的核心问题(/divcenter)2.先进封装与传统封装先进封装是指处于当时最前沿的封装形式和技术。传统封装是为了保护芯片、提供连接；先进封装是为了通过更高效、更紧凑、更灵活的方式连接

3、芯片和芯片内的各个部分，从而间接地、系统性地提升整体芯片/系统性能和功能。3.封装流程半导体封装流程主要包含了背部研磨；划片、拾取和放置；键合；塑封等。第一阶段为晶圆处理与切割。包含了来料检查、贴膜、磨片、贴片和划片等步骤。第二阶段为组装与互联。包含了装片、键合等环节。第三阶段为封装与后处理。包含了塑封、去毛刺和电镀、切筋打弯等步骤。第四阶段为测试与出货，包含了品质检测和产品出货等。4.先进封装崛起2019年到2029年先进封装的CAGR达8.9%；从2019年到2029年，先进封装占封装行业比例从45.6%攀升至50.9%。市场规模层面：先进封装正在崛起，并将超越传统封装占据主要地位。单元数

4、量层面：传统封装仍然是市场的主流，占据绝对的数量优势。晶圆消耗量层面：传统封装仍然消耗更多的晶圆，但先进封装的晶圆消耗量占比也在逐步提升。不同封装平台中，ED和scriptstyle2.5mathrmD/3mathrmD预计将是增长最快的领域。先进封装市场份额趋势与异构集成趋势一致。二、先进封装发展思路1.半导体封装发展的核心思路先进封装的主要特征包含：高速信号传输、堆叠、高可靠性、低成本、小型化、散热性有保障等。与之对应，半导体封装的核心思路有：提升电气性能、提高集成度与小型化、降低成本、增强可靠性与散热性和适应新型应用需求。半导体封装经历了通孔插装技术、表面贴装技术（周边引脚）、表面贴装技

5、术（阵列引脚）、3D集成等发展阶段。2.Bump、RDL、Wafer、TSV技术赋能先进封装Bump（凸块/焊球）:在芯片焊盘上制作的微小金属凸起结构，通常为焊锡球，作为倒装芯片封装中芯片与基板间电气和机械连接的关键互连结构RDL（重布线）：在芯片或封装基板表面沉积的金属层，用于将芯片内部的焊盘(Pad)位置重新布线和引出，以适应封装外部互连的需求，实现扇出(Fan-out)和更灵活的封装引脚布局。Wafer（晶圆级封装）：在整个晶圆完成芯片制造工艺后，在晶圆层面而非单颗芯片层面进行封装和互连工艺。TSV（硅通孔）：一种垂直穿透硅晶圆或芯片的微型金属化孔道，用于在三维(3D)集成电路中实现芯片

6、之间的垂直互连，从而显著缩短互连距离，提高集成密度和性能。三、封装技术发展趋势1.引线键合、倒片封装、晶圆级封装引线键合工艺是将导电金属线焊接在一起以形成电连接的过程。倒装芯片封装是一种将芯片有源面朝下，通过焊球直接与基板连接的封装技术。晶圆级封装是在芯片还在晶圆上的时候就对芯片进行封装，保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片。WLP（晶圆级封装）有Fan-In（扇入式）和Fan-Out（扇出式）两种类型。FIWLP尺寸与芯片本身尺寸相同，但I/O数量一般较少；FOWLP在芯片面积之外区域充分利用RDL做连接，相比于同面积FIWLP，拥有更多引脚数。2.2.5D、